數(shù)字邏輯與數(shù)字系統(tǒng)（第7版）
定 價(jià)：59 元
- 作者：楊丹
- 出版時(shí)間：2026/1/1
- ISBN：9787121511196
- 出 版 社：電子工業(yè)出版社
- 中圖法分類：TP302.2
- 頁(yè)碼：280
- 紙張：
- 版次：01
- 開(kāi)本：16開(kāi)
本書在普通高等教育"十一五”國(guó)家級(jí)規(guī)劃教材和國(guó)家精品課程教學(xué)成果《數(shù)字邏輯與數(shù)字系統(tǒng)》（第6版）基礎(chǔ)上，依照2019年出版的《高等學(xué)校工科基礎(chǔ)課程教學(xué)基本要求》，為適應(yīng)數(shù)字電子技術(shù)的不斷發(fā)展和應(yīng)用水平的不斷提高修訂而成。全書共9章，內(nèi)容包括數(shù)字邏輯基礎(chǔ)、邏輯門電路、組合邏輯電路、鎖存器和觸發(fā)器、時(shí)序邏輯電路、半導(dǎo)體存儲(chǔ)器、脈沖波形的產(chǎn)生與整形、數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換、數(shù)字系統(tǒng)分析與設(shè)計(jì)等。附錄給出了GAL、CPLD和FPGA簡(jiǎn)介，電氣簡(jiǎn)圖用圖形符號(hào)二進(jìn)制邏輯元件簡(jiǎn)介，常用邏輯符號(hào)對(duì)照表等實(shí)用內(nèi)容。本書提供多媒體課件，可登錄華信教育資源網(wǎng)注冊(cè)后免費(fèi)下載。本書配套教材為《數(shù)字邏輯與數(shù)字系統(tǒng)學(xué)習(xí)指導(dǎo)及習(xí)題解答》（ISBN 978-7-121-46853-7）。
楊丹，博士，副教授，長(zhǎng)期從事模擬電子技術(shù)基礎(chǔ)、數(shù)字電子技術(shù)基礎(chǔ)等電類課程教學(xué)工作；現(xiàn)任國(guó)家一流本科線上課程"數(shù)字電子技術(shù)基礎(chǔ)”（東北大學(xué)）課程負(fù)責(zé)人，遼寧省線上一流課程"集成電路測(cè)試與驗(yàn)證”課程負(fù)責(zé)人；多次參加全國(guó)及地區(qū)教學(xué)基本功競(jìng)賽，曾獲全國(guó)高等學(xué)校青年教師電子技術(shù)基礎(chǔ)、電子線路課程授課競(jìng)賽，東北賽區(qū)一等獎(jiǎng)、全國(guó)三等獎(jiǎng)；獲第七屆電工電子基礎(chǔ)課程實(shí)驗(yàn)教學(xué)案例設(shè)計(jì)競(jìng)賽北部賽區(qū)二等獎(jiǎng)。目前正在承擔(dān)國(guó)家自然科學(xué)基金面上基金1項(xiàng)，區(qū)域聯(lián)合基金子課題1項(xiàng)，已主持完成國(guó)家自然科學(xué)基金青年基金1項(xiàng)、中央高�；究蒲袠I(yè)務(wù)費(fèi)項(xiàng)目3項(xiàng)、企業(yè)科研合作項(xiàng)目10余項(xiàng)。參與國(guó)家重點(diǎn)研發(fā)計(jì)劃2項(xiàng)，中央高�；究蒲袠I(yè)務(wù)費(fèi)重大項(xiàng)目2項(xiàng)。近5年，發(fā)表學(xué)術(shù)論文80余篇，曾赴美國(guó)俄克拉荷馬大學(xué)(Oklahoma State University)高級(jí)感知、計(jì)算和控制(the Laboratory for Advanced Sensing, Computation and Control)實(shí)驗(yàn)室做一年訪問(wèn)研究工作；曾在東北大學(xué)計(jì)算機(jī)科學(xué)與技術(shù)博士后流動(dòng)站工作一年。現(xiàn)任東北地區(qū)高等學(xué)校EDASOPC技術(shù)副理事會(huì)會(huì)長(zhǎng)，東北大學(xué)Intel FPGA實(shí)驗(yàn)室負(fù)責(zé)人，中國(guó)電工技術(shù)學(xué)會(huì)生物電工專委會(huì)委員。
目錄
第1章 數(shù)字邏輯基礎(chǔ) 1
1.1 計(jì)數(shù)制 1
1.1.1 十進(jìn)制數(shù) 1
1.1.2 二進(jìn)制數(shù) 1
1.1.3 八進(jìn)制數(shù)和十六進(jìn)制數(shù) 2
1.1.4 數(shù)制之間的轉(zhuǎn)換 3
1.2 常用編碼 4
1.2.1 二-十進(jìn)制碼(BCD碼) 4
1.2.2 循環(huán)碼 5
1.2.3 ASCII碼 5
1.3 邏輯代數(shù)基礎(chǔ) 6
1.3.1 邏輯變量和邏輯函數(shù) 6
1.3.2 基本邏輯運(yùn)算和基本邏輯門 7
1.3.3 邏輯代數(shù)的基本公式和常用公式 10
1.3.4 邏輯函數(shù)的表示方法 11
1.3.5 邏輯函數(shù)的化簡(jiǎn) 12
習(xí)題1 20
第2章 邏輯門電路 22
2.1 概述 22
2.2 CMOS門電路 23
2.2.1 MOS管的開(kāi)關(guān)模型 23
2.2.2 CMOS反相器的電路結(jié)構(gòu)和工作原理 23
2.2.3 CMOS反相器的傳輸特性曲線和抗干擾能力 24
2.2.4 CMOS反相器的輸入特性曲線和輸出特性曲線 26
2.2.5 CMOS反相器的動(dòng)態(tài)特性 28
2.2.6 與非門 29
2.2.7 或非門 30
2.3 其他類型的CMOS門電路及其性能參數(shù) 31
2.3.1 三態(tài)門 31
2.3.2 CMOS傳輸門 32
2.3.3 漏極開(kāi)路門（OD門） 33
2.3.4 低電壓CMOS門電路 36
2.3.5 CMOS門電路主要性能參數(shù) 37
2.4 TTL門電路 37
2.4.1 雙極型三極管的開(kāi)關(guān)特性 37
2.4.2 TTL與非門的電路結(jié)構(gòu)和工作原理 38
2.4.3 TTL與非門特性曲線 39
2.4.4 TTL門電路主要性能參數(shù) 42
2.5 ECL門電路 43
2.5.1 ECL門電路工作原理 44
2.5.2 ECL門電路主要特點(diǎn) 45
2.6 Bi-CMOS門電路 46
2.6.1 Bi-CMOS門電路工作原理 46
2.6.2 Bi-CMOS門電路主要性能參數(shù) 47
2.7 數(shù)字電路使用中應(yīng)注意的問(wèn)題 47
2.7.1 CMOS門電路使用中應(yīng)注意的問(wèn)題 47
2.7.2 TTL門電路使用中應(yīng)注意的問(wèn)題 49
2.7.3 數(shù)字電路接口 49
習(xí)題2 50
第3章 組合邏輯電路 55
3.1 組合邏輯電路的特點(diǎn) 55
3.2 小規(guī)模集成電路構(gòu)成的組合邏輯電路的分析與設(shè)計(jì) 55
3.2.1 分析方法 55
3.2.2 設(shè)計(jì)方法 57
3.3 編碼器 59
3.3.1 二進(jìn)制編碼器 59
3.3.2 優(yōu)先編碼器 59
3.4 譯碼器 62
3.4.1 二進(jìn)制譯碼器 62
3.4.2 二-十進(jìn)制譯碼器 64
3.4.3 半導(dǎo)體數(shù)碼管和七段字形譯碼器 65
3.5 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 68
3.5.1 數(shù)據(jù)分配器 68
3.5.2 數(shù)據(jù)選擇器 69
3.6 數(shù)值比較電路 73
3.7 算術(shù)運(yùn)算電路 75
3.7.1 二進(jìn)制加法電路 75
3.7.2 二進(jìn)制減法電路 78
3.7.3 算術(shù)邏輯單元 80
3.8 奇偶校驗(yàn)電路 83
3.8.1 奇偶校驗(yàn)的基本原理 83
3.8.2 中規(guī)模集成奇偶發(fā)生器/校驗(yàn)器 84
3.9 中規(guī)模集成電路構(gòu)成的組合邏輯電路的設(shè)計(jì) 85
3.10 組合邏輯電路中的競(jìng)爭(zhēng)-冒險(xiǎn) 88
3.10.1 競(jìng)爭(zhēng)-冒險(xiǎn)的產(chǎn)生 88
3.10.2 競(jìng)爭(zhēng)-冒險(xiǎn)的判斷 89
3.10.3 競(jìng)爭(zhēng)-冒險(xiǎn)的消除 89
3.11 用硬件描述語(yǔ)言設(shè)計(jì)組合邏輯電路 89
3.11.1 可編程邏輯器件（PLD） 90
3.11.2 硬件描述語(yǔ)言Verilog HDL基礎(chǔ) 92
3.11.3 用Verilog HDL實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì) 100
習(xí)題3 105
第4章 鎖存器和觸發(fā)器 110
4.1 鎖存器 110
4.1.1 閂鎖電路及基本SR鎖存器 110
4.1.2 門控SR鎖存器 112
4.1.3 D鎖存器 113
4.2 觸發(fā)器 11 4
4.2.1 主從D觸發(fā)器 11 4
4.2.2 邊沿觸發(fā)JK觸發(fā)器 117
4.2.3 維持阻塞D觸發(fā)器 119
4.3 其他功能的觸發(fā)器 120
4.4 觸發(fā)器邏輯功能的轉(zhuǎn)換 121
習(xí)題4 122
第5章 時(shí)序邏輯電路 126
5.1 時(shí)序邏輯電路的特點(diǎn)和表示方法 126
5.1.1 時(shí)序邏輯電路的特點(diǎn) 126
5.1.2 時(shí)序邏輯電路的表示方法 126
5.2 時(shí)序邏輯電路的分析方法 128
5.3 寄存器 131
5.3.1 數(shù)碼寄存器 132
5.3.2 移位寄存器 133
5.4 計(jì)數(shù)器 135
5.4.1 計(jì)數(shù)器分類 135
5.4.2 二進(jìn)制計(jì)數(shù)器 137
5.4.3 十進(jìn)制計(jì)數(shù)器 140
5.4.4 可逆計(jì)數(shù)器 142
5.4.5 中規(guī)模集成計(jì)數(shù)器構(gòu)成的任意進(jìn)制計(jì)數(shù)器 143
5.4.6 移位寄存器型計(jì)數(shù)器 145
5.5 順序脈沖發(fā)生器 146
5.6 時(shí)序邏輯電路的設(shè)計(jì)方法 149
5.7 用Verilog HDL實(shí)現(xiàn)時(shí)序邏輯電路的設(shè)計(jì) 156
習(xí)題5 163
第6章 半導(dǎo)體存儲(chǔ)器 167
6.1 概述 167
6.1.1 半導(dǎo)體存儲(chǔ)器的特點(diǎn)和分類 167
6.1.2 半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo) 167
6.2 只讀存儲(chǔ)器 168
6.2.1 固定只讀存儲(chǔ)器 168
6.2.2 可編程只讀存儲(chǔ)器 169
6.2.3 可擦可編程只讀存儲(chǔ)器 170
6.3 隨機(jī)存取存儲(chǔ)器 173
6.3.1 靜態(tài)RAM 173
6.3.2 動(dòng)態(tài)RAM 175
6.3.3 集成RAM簡(jiǎn)介 176
6.3.4 RAM的擴(kuò)展 176
習(xí)題6 177
第7章 脈沖波形的產(chǎn)生與整形 180
7.1 集成 555定時(shí)器及其應(yīng)用 180
7.1.1 電路組成和工作原理 180
7.1.2 集成 555定時(shí)器的應(yīng)用 181
7.2 門電路構(gòu)成的矩形波發(fā)生器與整形電路 186
7.2.1 多諧振蕩器 186
7.2.2 單穩(wěn)態(tài)電路 188
7.2.3 施密特觸發(fā)電路 189
習(xí)題7 192
第8章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換 195
8.1 數(shù)模轉(zhuǎn)換器（DAC） 195
8.1.1 二進(jìn)制權(quán)電阻DAC 195
8.1.2 R-2R倒T型電阻網(wǎng)絡(luò)DAC 196
8.1.3 DAC的主要技術(shù)指標(biāo) 197
8.1.4 DAC0832簡(jiǎn)介 198
8.1.5 DAC應(yīng)用舉例 200
8.2 模數(shù)轉(zhuǎn)換器（ADC） 203
8.2.1 幾個(gè)基本概念 203
8.2.2 并行比較ADC 206
8.2.3 反饋比較ADC 206
8.2.4 雙積分型ADC 210
8.2.5 ADC的主要技術(shù)指標(biāo) 211
8.2.6 ADC080 1簡(jiǎn)介 212
8.2.7 ADC應(yīng)用舉例 214
習(xí)題8 216
第9章 數(shù)字系統(tǒng)分析與設(shè)計(jì) 218
9.1 數(shù)字系統(tǒng)概述 218
9.2 數(shù)字系統(tǒng)設(shè)計(jì)語(yǔ)言——寄存器傳送語(yǔ)言 218
9.2.1 基本語(yǔ)句 219
9.2.2 設(shè)計(jì)舉例 222
9.3 簡(jiǎn)易計(jì)算機(jī)的功能分析與電路設(shè)計(jì) 227
9.3.1 簡(jiǎn)易計(jì)算機(jī)的基本結(jié)構(gòu) 227
9.3.2 簡(jiǎn)易計(jì)算機(jī)框圖設(shè)計(jì) 228
9.3.3 簡(jiǎn)易計(jì)算機(jī)控制器設(shè)計(jì) 230
9.3.4 簡(jiǎn)易計(jì)算機(jī)部件邏輯設(shè)計(jì) 233
9.3.5 簡(jiǎn)易計(jì)算機(jī)的實(shí)現(xiàn) 238
習(xí)題9 242
附錄A GAL、CPLD和FPGA簡(jiǎn)介 243
A.1 GAL 243
A.2 CPLD 249
A.3 FPGA 253
A.4 PLD開(kāi)發(fā)的一般步驟 259
附錄B 《電氣簡(jiǎn)圖用圖形符號(hào)第12部分：二進(jìn)制邏輯元件》(GB/T 4728.12－2022)簡(jiǎn)介 261
B.1 符號(hào)的構(gòu)成 261
B.2 邏輯約定 262
B.3 各種限定符號(hào) 263
B.4 關(guān)聯(lián)標(biāo)注法 266
B.5 常用器件符號(hào)示例 268
附錄C 常用邏輯符號(hào)對(duì)照表 269
參考文獻(xiàn) 271
書單推薦
