第1章 緒論
1.1 TMS320F281x系列DSP的性能
1.2 FMS320F281x系列DSP的結構
1.3 TMS320F281x系列DSP的引腳分布
1.4 信號說明

第2章 CPU內核結構及存儲器映射
2.1 CPU結構
2.2 CPU寄存器
2.2.1 累加器（ACC，AH，AL）
2.2.2 被乘數(shù)寄存器（X7）
2.2.3 乘積寄存器（P、PH和PL）
2.2.4 數(shù)據頁指針（DP）
2.2.5 堆棧指針（SP）
2.2.6 輔助寄存器（XARO-XAR7和AR0-AR7）
2.2.7 程序計數(shù)器（PC）
2.2.8 返回程序寄存器（RPC）
2.2.9 中斷控制寄存器（IFR，IER，DBGIER）
2.2.1 0狀態(tài)寄存器（ST0，ST1）
2.3 程序流
2.3.1 中斷
2.3.2 分支、調用和返回
2.3.3 單個指令的重復執(zhí)行
2.3.4 指令流水線
2.4 乘法操作
2.4.1 16位×16位乘法
2.4.2 32位×32位乘法
2.5 移位操作
2.6 CPU中斷與復位
2.6.1 CPU中斷概述
2.6.2 CPU中斷向量和優(yōu)先級
2.6.3 可屏蔽中斷
2.6.4 可屏蔽中斷的標準操作
2.6.5 非屏蔽中斷
2.6.6 非法指令陷阱
2.6.7 硬件復位（RS）
2，7流水線
2.7.1 指令流水線
2.7.2 可視流水線活動
2.7.3 流水線活動的凍結
2.7.4 流水線保護
2.7.5 避免無流水線保護操作
2.8 存儲器映射
2.8.1 Flash存儲器（僅F281x）
2.8.2 M0和M1SARAM
2.8.3 L0、L1和H0SARAM
2.8.4 BootROM
2.8.5 安全

第3章 TMS320X281xDSP的片內外設
3.1 系統(tǒng)控制和外設中斷
3.1.1 Flash和OTP存儲器
3.1.2 代碼安全模塊
3.1.3 時鐘
3.1.4 通用I／O端口（GPIO）
3.1.5 外設寄存器幀及EALLOw保護寄存器
3.1.6 外設中斷擴展（PIE）
3.2 系統(tǒng)外部接口（XINTF）
3.2.1 總體功能描述
3.2.2 XINTF配置
3.2.3 前導、有效和結束三個階段等待狀態(tài)的配置
3.2.4 XINTF寄存器
3.2.5 外部DMA支持
3.3 模／數(shù)轉換器（ADC）
3.3.1 特點
3.3.2 自動排序器的工作原理
3.3.3 非中斷自動排序模式
3.3.4 ADC時鐘的預標定
3.3.5 ADC的供電模式和上電順序
……
第4章 TMS320C28x DSP的尋址方式和指令系統(tǒng)
第5章 TMS320X281x DSP的程序編寫和調試
第6章 實驗系統(tǒng)及實驗例程
附錄
參考文獻