目錄


第1章 Cadence Allegro 24.1
全新功能 1
1.1 Cadence Allegro 24.1全新功能
介紹 2
1.1.1 全新功能概述 2
1.1.2 3DX畫布增強功能 2
1.1.3 凍結(jié)銅皮更新 2
1.1.4 挖空相鄰層 3
1.1.5 減少過孔殘樁和層間轉(zhuǎn)換 3
1.1.6 纖維編織感知 5
1.1.7 嵌入式參考標(biāo)識符 5
1.1.8 嵌入式名稱 6
1.1.9 交互式布線增強功能 6
1.1.10 差分對布線轉(zhuǎn)換改進 7
1.1.11 差分對焊盤接入與匯聚
改進 7
1.1.12 在狀態(tài)和未連接引腳報告中
忽略NC網(wǎng)絡(luò) 8
1.2 本章小結(jié) 8
第2章 Cadence Allegro 24.1軟件
安裝及電子設(shè)計概述 9
2.1 Cadence Allegro 24.1的系統(tǒng)配置
要求、安裝及激活 9
2.1.1 系統(tǒng)配置要求 9
2.1.2 安裝 10
2.1.3 激活 11
2.2 電子設(shè)計概念 11
2.2.1 原理圖的概念及作用 11
2.2.2 PCB版圖的概念及作用 12
2.2.3 原理圖符號的概念及作用 12
2.2.4 PCB符號的概念及作用 12
2.2.5 信號線的分類及區(qū)別 12
2.3 常用系統(tǒng)參數(shù)的設(shè)置 13
2.3.1 高亮設(shè)置 14
2.3.2 自動備份設(shè)置 15
2.4 OrCAD原理圖 15
2.4.1 OrCAD菜單欄 15
2.4.2 OrCAD偏好設(shè)置 17
2.4.3 OrCAD軟件Design Template
常用設(shè)置 18
2.4.4 OrCAD刪除與撤銷功能 19
2.4.5 OrCAD添加本地封裝庫 20
2.5 PCB菜單欄 20
2.5.1 “File”下拉菜單 21
2.5.2 “Edit”下拉菜單 22
2.5.3 “View”下拉菜單 23
2.5.4 “Add”下拉菜單 24
2.5.5 “Display”下拉菜單 24
2.5.6 “Setup”下拉菜單 26
2.5.7 “Shape”下拉菜單 27
2.5.8 “Logic”下拉菜單 28
2.5.9 “Place”下拉菜單 28
2.5.10 “Route”下拉菜單 29
2.5.11 “Analyze”下拉菜單 29
2.5.12 “Manufacture”下拉菜單 30
2.5.13 “Tools”下拉菜單 31
2.6 電子設(shè)計流程概述 33
2.7 本章小結(jié) 33
第3章 工程的組成及完整工程的
創(chuàng)建 34
3.1 工程的組成 34
3.2 原理圖工程文件的創(chuàng)建 35
3.2.1 創(chuàng)建原理圖工程文件 35
3.2.2 已有原理圖工程文件的
打開 36
3.2.3 新建原理圖庫 36
3.2.4 OrCAD系統(tǒng)自帶的原理圖庫
文件 37
3.2.5 已有原理圖庫的調(diào)用 38
3.3 完整PCB的創(chuàng)建 39
3.3.1 新建PCB 39
3.3.2 已有PCB文件的打開 39
3.3.3 PCB封裝的含義及常見
分類 39
3.3.4 軟件自帶的封裝庫 41
3.3.5 已有封裝庫的調(diào)用 41
3.4 本章小結(jié) 41
第4章 元件庫開發(fā)環(huán)境及設(shè)計 42
4.1 元器件符號概述 42
4.2 元件庫編輯界面與元件庫編輯器
工作區(qū)參數(shù) 42
4.2.1 元件庫編輯界面 42
4.2.2 元件庫編輯器工作區(qū)參數(shù) 43
4.3 簡單集成電路符號的創(chuàng)建 44
4.3.1 原理圖庫的創(chuàng)建及元器件
符號的新建 44
4.3.2 單個引腳的放置 45
4.3.3 元器件引腳的陣列擺放及
設(shè)置 46
4.3.4 元器件外形框的繪制及文件的
保存 48
4.4 多Part元件符號的創(chuàng)建 48
4.4.1 創(chuàng)建Homogeneous類型原理圖
符號 48
4.4.2 創(chuàng)建Heterogeneous類型
元器件 49
4.5 通過Excel表格創(chuàng)建元器件 50
4.6 元件庫創(chuàng)建實例——電容的
創(chuàng)建 52
4.7 元件庫創(chuàng)建實例——ADC08200的
創(chuàng)建 53
4.8 本章小結(jié) 54
第5章 原理圖開發(fā)環(huán)境及設(shè)計 55
5.1 原理圖編輯界面 55
5.1.1 打開OrCAD軟件及創(chuàng)建
原理圖工程 55
5.1.2 OrCAD軟件原理圖編輯
界面 57
5.1.3 偏好設(shè)置 59
5.1.4 OrCAD軟件Design Template
常用設(shè)置 61
5.2 原理圖設(shè)計準(zhǔn)備 62
5.2.1 原理圖頁面大小的設(shè)置 63
5.2.2 原理圖柵格的設(shè)置 63
5.2.3 原理圖模板的應(yīng)用 64
5.3 元器件的放置 66
5.3.1 添加元件庫 66
5.3.2 放置元器件 67
5.3.3 元器件的移動、選擇、
旋轉(zhuǎn) 68
5.3.4 元器件的復(fù)制、剪切與
粘貼 70
5.3.5 元器件的刪除與撤銷 71
5.4 電氣連接的放置 72
5.4.1 繪制導(dǎo)線 72
5.4.2 節(jié)點的說明及放置 73
5.4.3 放置網(wǎng)絡(luò)標(biāo)號 74
5.4.4 放置No ERC檢查點 74
5.4.5 總線的放置 75
5.4.6 放置電源及接地 76
5.4.7 放置頁連接符 77
5.4.8 原理圖添加差分屬性 77
5.5 非電氣對象的放置 78
5.5.1 放置輔助線 78
5.5.2 放置字符標(biāo)注及圖片 79
5.6 原理圖的全局編輯 80
5.6.1 元器件的重新編號 80
5.6.2 元器件屬性的更改 81
5.6.3 原理圖的查找與跳轉(zhuǎn) 82
5.7 層次原理圖的設(shè)計 84
5.7.1 層次原理圖的定義及結(jié)構(gòu) 84
5.7.2 自上而下的層次原理圖
設(shè)計 84
5.7.3 自下而上的層次原理圖
設(shè)計 86
5.7.4 層次原理圖調(diào)用已經(jīng)創(chuàng)建好的模塊 88
5.8 原理圖的編譯與檢查 89
5.8.1 原理圖編譯的設(shè)置 90
5.8.2 原理圖的編譯 90
5.8.3 原理圖差異化對比 91
5.8.4 第一方網(wǎng)表輸出 93
5.8.5 第三方網(wǎng)表輸出 93
5.9 BOM清單 94
5.10 網(wǎng)表輸出錯誤 96
5.10.1 “Duplicate Pin Name”
錯誤 96
5.10.2 “Pin number missing”
錯誤 97
5.10.3 “Value contains return”
錯誤 97
5.10.4 “PCB Footprint missing”
錯誤 98
5.10.5 “Conflicting values of following
Component”錯誤 98
5.10.6 “Illegal character”錯誤 99
5.11 原理圖的打印輸出 100
5.12 常用設(shè)計快捷命令 101
5.13 原理圖設(shè)計實例——
AT89C51 102
5.13.1 設(shè)計流程分析 102
5.13.2 工程的創(chuàng)建 103
5.13.3 元件庫的創(chuàng)建 103
5.13.4 原理圖的設(shè)計 105
5.14 本章小結(jié) 108
第6章 PCB庫開發(fā)環(huán)境及設(shè)計 109
6.1 PCB封裝的組成 109
6.2 焊盤編輯界面 110
6.3 封裝焊盤的創(chuàng)建 113
6.3.1 貼片封裝焊盤的創(chuàng)建 113
6.3.2 插件封裝焊盤的創(chuàng)建 113
6.3.3 Flash焊盤的創(chuàng)建 116
6.3.4 過孔封裝的創(chuàng)建 116
6.4 2D標(biāo)準(zhǔn)封裝創(chuàng)建 119
6.4.1 向?qū)��?chuàng)建法 120
6.4.2 手工創(chuàng)建法 122
6.5 異形焊盤封裝創(chuàng)建 125
6.6 PCB文件生成PCB庫 126
6.7 PCB封裝生成其他文件 127
6.7.1 PCB封裝生成psm文件 127
6.7.2 PCB封裝生成device
文件 127
6.8 常見PCB封裝的設(shè)計規(guī)范及
要求 128
6.8.1 SMD貼片封裝設(shè)計 128
6.8.2 插件類型封裝設(shè)計 131
6.8.3 沉板元器件的特殊設(shè)計
要求 132
6.8.4 阻焊設(shè)計 132
6.8.5 絲印設(shè)計 133
6.8.6 元器件1引腳標(biāo)識的設(shè)計 133
6.8.7 元器件極性標(biāo)識的設(shè)計 134
6.8.8 常用元器件絲印圖形式樣 135
6.9 3D封裝創(chuàng)建 136
6.10 PCB封裝庫的導(dǎo)入與導(dǎo)出 137
6.10.1 PCB封裝庫的導(dǎo)入 137
6.10.2 PCB封裝庫的導(dǎo)出 138
6.11 本章小結(jié) 139
第7章 PCB設(shè)計開發(fā)環(huán)境及
快捷鍵 140
7.1 PCB設(shè)計交互界面 140
7.2 菜單欄與工具欄 141
7.2.1 菜單欄 141
7.2.2 工具欄 141
7.3 功能選項卡 142
7.3.1 “Options”選項卡 142
7.3.2 “Find”選項卡 142
7.3.3 “Visibility”選項卡 144
7.4 常用系統(tǒng)快捷鍵 145
7.5 快捷鍵的自定義 145
7.5.1 命令行自定義快捷鍵 145
7.5.2 env文件自定義快捷鍵 146
7.5.3 Replay命令自定義快捷鍵 146
7.6 錄制及調(diào)用Script文件 147
7.6.1 錄制Script文件 147
7.6.2 調(diào)用Script文件 147
7.7 Stoke快捷鍵設(shè)置 148
7.8 本章小結(jié) 149
第8章 流程化設(shè)計——PCB前期
處理 150
8.1 原理圖封裝完整性檢查 150
8.1.1 封裝的添加、刪除與編輯 150
8.1.2 庫路徑的全局指定 151
8.2 網(wǎng)表及網(wǎng)表的生成 152
8.2.1 網(wǎng)表 152
8.2.2 第一方網(wǎng)表的生成 152
8.2.3 第三方網(wǎng)表的生成 153
8.3 PCB網(wǎng)表的導(dǎo)入 154
8.3.1 第一方網(wǎng)表的導(dǎo)入 154
8.3.2 第三方網(wǎng)表的導(dǎo)入 155
8.4 板框定義 156
8.4.1 DXF結(jié)構(gòu)圖的導(dǎo)入 156
8.4.2 自定義繪制板框 158
8.5 固定孔的放置 159
8.5.1 開發(fā)板類型固定孔的放置 159
8.5.2 導(dǎo)入型板框固定孔的放置 159
8.6 疊層的定義及添加 161
8.6.1 正片層與負(fù)片層 161
8.6.2 內(nèi)電層的分割實現(xiàn) 161
8.6.3 PCB疊層的認(rèn)識 162
8.6.4 層的添加及編輯 165
8.7 本章小結(jié) 166
第9章 流程化設(shè)計——PCB布局 167
9.1 常見PCB布局約束原則 167
9.2 PCB模塊化布局思路 169
9.3 固定元器件的放置 170
9.4 原理圖與PCB的交互設(shè)置 170
9.5 模塊化布局 172
9.6 布局常用操作 175
9.6.1 “Move”命令 175
9.6.2 旋轉(zhuǎn)命令 177
9.6.3 “Mirror”命令 178
9.6.4 對齊功能 179
9.6.5 復(fù)制命令 179
9.6.6 交換元器件功能 181
9.6.7 Group功能 181
9.6.8 Temp Group功能 183
9.6.9 鎖定與解鎖命令 184
9.6.10 高亮與低亮功能 184
9.6.11 查詢命令 185
9.6.12 測量命令 186
9.6.13 查找功能 187
9.7 本章小結(jié) 187
第10章 流程化設(shè)計——PCB布線 188
10.1 類與類的創(chuàng)建 189
10.1.1 類的簡介 189
10.1.2 Class的創(chuàng)建 190
10.1.3 Net Group的創(chuàng)建 191
10.1.4 Pin Pair的創(chuàng)建 191
10.1.5 Xnet的創(chuàng)建 193
10.2 常用PCB規(guī)則設(shè)置 195
10.2.1 規(guī)則設(shè)置界面 195
10.2.2 線寬規(guī)則設(shè)置 195
10.2.3 間距規(guī)則設(shè)置 197
10.2.4 多種間距規(guī)則設(shè)置 198
10.2.5 相同網(wǎng)絡(luò)間距規(guī)則設(shè)置 199
10.2.6 區(qū)域規(guī)則設(shè)置 199
10.2.7 差分動態(tài)和靜態(tài)等長規(guī)則
設(shè)置 201
10.2.8 點到點源同步信號相對
延遲等長規(guī)則設(shè)置 202
10.2.9 多負(fù)載源同步信號相對
延遲等長規(guī)則設(shè)置 204
10.2.10 絕對延遲等長規(guī)則設(shè)置 205
10.2.11 元器件引腳長度導(dǎo)入規(guī)則
設(shè)置 206
10.2.12 規(guī)則的導(dǎo)入與導(dǎo)出 208
10.3 阻抗計算 209
10.3.1 阻抗計算的必要性 209
10.3.2 常見的阻抗模型 210
10.3.3 阻抗計算詳解 211
10.3.4 阻抗計算實例 213
10.4 PCB扇孔 215
10.4.1 扇孔推薦的做法 215
10.4.2 PCB過孔添加與設(shè)置 216
10.4.3 BGA類器件扇孔 217
10.4.4 QFN類器件扇孔 218
10.4.5 SOP類器件扇孔 219
10.4.6 扇孔的拉線 220
10.5 布線常用操作 222
10.5.1 飛線的打開與關(guān)閉 222
10.5.2 PCB網(wǎng)絡(luò)的管理與添加 224
10.5.3 網(wǎng)絡(luò)及網(wǎng)絡(luò)類的顏色
管理 225
10.5.4 層的管理 226
10.5.5 元素的顯示與隱藏 227
10.5.6 布線線寬設(shè)置與修改 228
10.5.7 圓弧布線與設(shè)置 229
10.5.8 10°布線與設(shè)置 229
10.5.9 布線角度更改與設(shè)置 230
10.5.10 自動布線 231
10.5.11 蛇形布線 232
10.5.12 緊挨圓弧邊緣布線 232
10.5.13 推擠布線與過孔 233
10.5.14 移動布線與過孔 234
10.5.15 刪除布線與過孔 235
10.5.16 差分布線與扇孔 236
10.5.17 多根布線 237
10.5.18 布線居中設(shè)置 239
10.5.19 布線復(fù)制與粘貼 239
10.5.20 過孔網(wǎng)絡(luò)修改 240
10.5.21 高亮與低亮網(wǎng)絡(luò) 241
10.5.22 Sub-Drawing功能介紹 241
10.5.23 查詢布線信息 243
10.5.24 45°布線與圓弧布線
轉(zhuǎn)換 244
10.5.25 淚滴的作用與添加 245
10.6 鋪銅操作 246
10.6.1 動態(tài)銅皮參數(shù)設(shè)置 246
10.6.2 靜態(tài)銅皮參數(shù)設(shè)置 247
10.6.3 鋪銅 248
10.6.4 挖銅 249
10.6.5 孤銅刪除 250
10.6.6 銅皮網(wǎng)絡(luò)修改 251
10.6.7 靜態(tài)銅皮與動態(tài)銅皮
轉(zhuǎn)換 251
10.6.8 銅皮合并 252
10.6.9 銅皮優(yōu)先級設(shè)置 253
10.6.10 灌銅操作 253
10.7 蛇形布線 254
10.7.1 單端蛇形線 254
10.7.2 差分蛇形線 255
10.8 多拓?fù)涞牡乳L處理 256
10.8.1 點到點繞線 256
10.8.2 菊花鏈結(jié)構(gòu) 257
10.8.3 T形結(jié)構(gòu) 258
10.8.4 T形結(jié)構(gòu)分支等長法 258
10.8.5 Xnet等長法 259
10.9 本章小結(jié) 261
第11章 PCB的DRC與生產(chǎn)輸出 262
11.1 功能性DRC 262
11.1.1 查看狀態(tài) 262
11.1.2 電氣性能檢查 263
11.1.3 布線檢查 265
11.1.4 鋪銅檢查 266
11.1.5 阻焊間距檢查 266
11.1.6 元器件高度檢查 267
11.1.7 板層設(shè)置檢查 268
11.2 尺寸標(biāo)注 269
11.2.1 線性標(biāo)注 269
11.2.2 圓弧半徑標(biāo)注 270
11.3 距離測量 270
11.3.1 點到點距離的測量 270
11.3.2 邊緣間距的測量 271
11.4 絲印位號的調(diào)整 271
11.4.1 絲印位號調(diào)整的原則及常規(guī)
推薦尺寸 271
11.4.2 絲印位號的調(diào)整方法 272
11.5 PDF文件的輸出 273
11.6 生產(chǎn)文件的輸出 274
11.6.1 Gerber文件的輸出 274
11.6.2 鉆孔文件的輸出 277
11.6.3 IPC網(wǎng)表的輸出 279
11.6.4 貼片坐標(biāo)文件的輸出 279
11.7 生產(chǎn)文件歸類 280
11.8 本章小結(jié) 281
第12章 Cadence Allegro 24.1高級
設(shè)計技巧及其應(yīng)用 282
12.1 多根布線及間距設(shè)置 282
12.2 評估PCB版圖中的載流能力 283
12.3 更新同類型的PCB封裝 283
12.4 相同模塊布局、布線的方法 284
12.5 在PCB中手動或自動添加
差分對屬性 286
12.6 對兩份PCB文件進行差異
對比 289
12.7 手動修改網(wǎng)絡(luò)連接關(guān)系 290
12.8 手動添加或刪除元器件 291
12.9 標(biāo)注時添加單位顯示 292
12.10 單獨移動不需要的焊盤 293
12.11 布線時顯示布線長度 294
12.12 在PCB設(shè)計中設(shè)置漏銅及
白油 295
12.13 極坐標(biāo)的應(yīng)用 296
12.14 飛線顯示最短路徑 296
12.15 銅皮的優(yōu)先級設(shè)置 296
12.16 PCB整體替換過孔 298
12.17 反標(biāo)功能的應(yīng)用 299
12.18 隱藏電源飛線 300
12.19 團隊協(xié)作功能 301
12.20 陣列過孔功能 303
12.21 修改差分線寬、線距 303
12.22 布線跨分割檢查 305
12.23 自動等長設(shè)計 305
12.24 淚滴設(shè)計 306
12.25 漸變線設(shè)計 307
12.26 無盤設(shè)計 308
12.27 本章小結(jié) 310
第13章 入門實例：4層DM642達芬奇
開發(fā)板設(shè)計 311
13.1 實例簡介 311
13.2 原理圖文件和PCB文件的
創(chuàng)建 312
13.3 原理圖的檢查、網(wǎng)表的導(dǎo)出/
導(dǎo)入及PCB庫路徑的指定 312
13.3.1 原理圖的檢查 312
13.3.2 原理圖網(wǎng)表的導(dǎo)出 313
13.3.3 PCB庫路徑的指定 314
13.3.4 網(wǎng)表的導(dǎo)入 314
13.4 PCB推薦參數(shù)設(shè)置、板框的
導(dǎo)入、元器件的放置及PCB
疊層設(shè)置 315
13.4.1 PCB推薦參數(shù)設(shè)置 315
13.4.2 板框的導(dǎo)入 316
13.4.3 元器件的放置 317
13.4.4 PCB疊層設(shè)置 317
13.5 交互式布局、模塊化布局及布局
原則 318
13.5.1 交互式布局 318
13.5.2 模塊化布局 318
13.5.3 布局原則 320
13.6 類的創(chuàng)建及PCB規(guī)則設(shè)置 321
13.6.1 類的創(chuàng)建 321
13.6.2 PCB規(guī)則設(shè)置 322
13.7 PCB扇孔 323
13.8 PCB的布線操作 324
13.9 模塊化設(shè)計 324
13.9.1 VGA模塊 324
13.9.2 網(wǎng)口模塊 325
13.9.3 SDRAM、Flash的布線 326
13.9.4 電源處理 327
13.10 PCB設(shè)計后期處理 328
13.10.1 3W原則 328
13.10.2 修減環(huán)路面積 328
13.10.3 孤銅及尖岬銅皮的修整 328
13.10.4 回流地過孔的放置 329
13.11 本章小結(jié) 329
第14章 進階實例：RK3288平板
電腦的設(shè)計 330
14.1 實例簡介 330
14.1.1 MID功能框圖 331
14.1.2 MID功能規(guī)格 331
14.2 結(jié)構(gòu)設(shè)計 332
14.3 疊層結(jié)構(gòu)的選擇及阻抗控制 332
14.3.1 疊層結(jié)構(gòu)的選擇 333
14.3.2 阻抗控制 333
14.4 設(shè)計要求 334
14.4.1 布線線寬及過孔 334
14.4.2 3W原則 334
14.4.3 20H原則 335
14.4.4 元器件布局的規(guī)劃 336
14.4.5 屏蔽罩的規(guī)劃 336
14.4.6 鋪銅完整性 336
14.4.7 散熱處理 337
14.4.8 后期處理要求 337
14.5 模塊化設(shè)計 337
14.5.1 CPU的設(shè)計 337
14.5.2 PMU模塊的設(shè)計 340
14.5.3 存儲器LPDDR2的設(shè)計 343
14.5.4 存儲器NAND Flash/
EMMC的設(shè)計 346
14.5.5 CIF Camera/MIPI Camera的
設(shè)計 348
14.5.6 TF/SD Card的設(shè)計 348
14.5.7 USB OTG的設(shè)計 349
14.5.8 G-sensor/Gyroscope的
設(shè)計 351
14.5.9 Audio/MIC/Earphone/
Speaker的設(shè)計 351
14.5.10 Wi-Fi/BT的設(shè)計 353
14.6 MID的QA檢查 356
14.6.1 結(jié)構(gòu)設(shè)計部分的QA檢查 356
14.6.2 硬件設(shè)計部分的QA檢查 357
14.6.3 EMC設(shè)計部分的QA檢查 357
14.7 本章小結(jié) 358