FPGA因具備可編程、并行處理及低功耗等獨特優(yōu)勢，廣泛應(yīng)用于復(fù)雜數(shù)字邏輯、硬件加速、數(shù)字信號處理、邊緣計算、深度學(xué)習(xí)算法加速等領(lǐng)域。當(dāng)前時鐘頻率越來越快，數(shù)據(jù)帶寬越來越大，F(xiàn)PGA邏輯設(shè)計中時序問題凸顯，這使得FPGA時序分析和時序約束在高頻且邏輯功能復(fù)雜的設(shè)計中越來越重要。

在交通領(lǐng)域，車輛行駛速度快、流量大，則易導(dǎo)致交通事故與擁堵； 車輛行駛速度慢、流量小，則浪費交通資源且通行效率低。交通安全不應(yīng)僅靠限行限速，更需要合理調(diào)度公路資源、優(yōu)化交通規(guī)則，實現(xiàn)快速、安全通行。城市之間可以設(shè)計高速公路，城市之內(nèi)可以設(shè)計快速路，交叉路口設(shè)計智能紅綠燈，區(qū)域可以設(shè)計綠波路段，不斷提高交通資源的效率和利用率。

類比到FPGA邏輯設(shè)計中，高時鐘頻率和高帶寬如同提高車速和路寬，提升效率則容易引發(fā)數(shù)據(jù)阻塞、追尾和刮蹭。若要打造更快速、更穩(wěn)定的FPGA邏輯，不僅需要設(shè)計合理的邏輯功能，而且需要進行時序分析并設(shè)計時序約束。換言之，F(xiàn)PGA邏輯設(shè)計既要會修路，還要會當(dāng)交警，時序分析和約束就是當(dāng)交警。

然而，在學(xué)習(xí) FPGA 時序分析和約束的過程中，我發(fā)現(xiàn)存在一些問題�；ヂ�(lián)網(wǎng)上雖然有大量官方手冊、經(jīng)驗總結(jié)及論壇教程對其進行說明，但大多是針對某一時序問題展開分析和約束，不利于研究者了解完整的時序框架，完整且系統(tǒng)地對 FPGA 時序進行分析和約束的資料相對匱乏。同時對實際工程邏輯代碼、時序分析公式、時序路徑框圖及時序報告進行分析的案例較少，能夠?qū)�時序報告中各類延時繪制成時序圖，以幫助研究者直觀理解時序的資料更是寥寥無幾。

我在學(xué)習(xí)過程中做了一些努力。首先，有意識地構(gòu)建了一個時序框架把時序問題規(guī)范到一起，摒棄從網(wǎng)上照搬一知半解的解決方案，因為很多時序問題可以采用不同的約束方案，只有理解全局后解決問題才變得游刃有余。其次，為不同時序問題設(shè)計工程邏輯代碼，依據(jù)時序分析公式、時序路徑框圖和時序報告對每一種時序問題進行分析和約束，理解問題最好的方法就是仿真和實踐。最后，為了直觀地呈現(xiàn)時序路徑的延時，我將時序報告中的延時數(shù)據(jù)繪制到時序路徑中，并繪制了時序圖，使時序問題變得清晰、明確。

最初學(xué)習(xí)FPGA時序分析和約束的筆記是手寫稿，隨著整理內(nèi)容的不斷增多，我對時序問題也有了更多的心得與體會。為了方便閱讀和規(guī)范化，我將其整理為電子稿，后來又編撰成冊，希望能與廣大讀者產(chǎn)生共鳴。本書內(nèi)容相對全面，幾乎涵蓋了Vivado 支持的所有時序約束指令，且每個時序分析案例都附有完整的邏輯代碼、時序原理公式、時序圖和路徑圖，清晰、直觀且不枯燥。此外，書中還包含一些場景實例，能夠幫助讀者更好地理解時序概念和相關(guān)問題。

本書介紹了4種基本時序路徑分析、時鐘約束、輸入/輸出延時約束、時序例外約束和其他時序約束。讀者既可以按照順序依次閱讀，也可依據(jù)研究需要針對具體約束進行查閱。需要強調(diào)的是，實踐出真知，對于初學(xué)者來說，親自對案例進行編譯和分析，自行繪制時序路徑和時序圖，會比單純閱讀更有助于深入理解。

最后，非常感謝清華大學(xué)出版社楊迪娜老師，為本書的立項、編輯和出版做了很多工作。感謝清華大學(xué)出版社對本書的認(rèn)可和支持。感謝天津大學(xué)董娜教授，在碩博6年的時間里對我精心指導(dǎo)，幫助我拓寬科研思路并提升寫作能力。感謝劉星和常斐然同學(xué)對行文和繪圖提出寶貴意見。

非常感謝單位領(lǐng)導(dǎo)張大鋼、李紅軍、王進軍、劉劍鋒、朵慧智，在百忙之中抽出時間閱讀本書初稿，并提出了寶貴的建議和修改思路。還要感謝邢立佳、高廣杰、王高峰、杜金艷、李文健、梁志豪、秦法佳，他們是非常好的導(dǎo)師、朋友和工作伙伴，與他們共事十分愉快。

由于個人水平有限，書中難免存在缺陷或紕漏之處，懇請各位讀者諒解并批評指正。

常建芳2025年7月