第1章緒論

1.1UHF RFID標簽芯片研究現(xiàn)狀

1.1.1國外研究現(xiàn)狀

1.1.2國內研究現(xiàn)狀

1.1.3設計現(xiàn)狀

1.2國內外芯片發(fā)展比較及趨勢

1.2.1發(fā)展比較

1.2.2發(fā)展趨勢

第2章UHF RFID標簽芯片和讀寫器的標準協(xié)議分析

2.1國際標準協(xié)議與中國國家標準協(xié)議的對比

2.1.1標準協(xié)議概述

2.1.2標準協(xié)議的參數(shù)對比

2.1.3標簽存儲

2.1.4國際標準的組成

2.2編碼與調制

2.2.1工作頻率

2.2.2讀寫器到標簽的通信規(guī)范

2.2.3標簽到讀寫器的通信規(guī)范

2.2.4標簽工作狀態(tài)

2.2.5調制

2.2.6頻譜

2.3信道分配

2.4系統(tǒng)指標與鏈路特性分析

2.4.1鏈路分析

2.4.2讀寫器系統(tǒng)指標

2.5標簽數(shù)據(jù)結構差異對讀寫器設計的影響

2.5.1標簽數(shù)據(jù)結構差異

2.5.2微控制器讀寫器解碼的可行性分析

2.6芯片命令集

2.7UHF RFID標簽芯片結構特征

2.8UHF RFID無源標簽芯片供電原理

2.8.1借助無線功率傳輸供電

2.8.2借助片上儲能電容充放電實施供電

2.8.3供需平衡

2.9UHF RFID標簽芯片組成

第3章CMOS電路的低功耗設計方法

3.1功耗優(yōu)化技術

3.1.1系統(tǒng)結構級功耗優(yōu)化技術

3.1.2電路級功耗優(yōu)化技術

3.1.3器件/版圖級功耗優(yōu)化技術

3.2CMOS電路的功耗產生原因

3.2.1動態(tài)功耗

3.2.2靜態(tài)功耗

3.3CMOS電路低功耗技術

3.3.1降低動態(tài)功耗

3.3.2降低漏電流功耗

3.4反向散射技術和低功耗技術

3.4.1UHF RFID芯片結構

3.4.2連續(xù)反向散射鏈路頻率電路

3.4.3電路測試結果

第4章標簽芯片的射頻前端設計

4.1概述

4.1.1標簽芯片系統(tǒng)架構與工作原理

4.1.2設計指標

4.2標簽芯片射頻前端的模塊電路

4.3倍壓整流電路設計

4.3.1倍壓整流電路分析

4.3.24種倍壓整流電路結構比較

4.3.3高效倍壓整流電路仿真分析

4.3.4阻抗匹配分析

4.4穩(wěn)壓基準源

4.4.1集成電路的亞閾值

4.4.2穩(wěn)壓基準源技術指標

4.4.3電路設計分析

4.5ESD防護電路設計

4.5.1ESD防護電路原理

4.5.2ESD防護電路設計

4.6調制電路設計

4.6.1調制電路設計原理

4.6.2調制電路設計

4.6.3調制電路仿真分析

4.7解調電路設計

4.7.1解調電路設計原理

4.7.2解調電路仿真分析

4.8版圖設計案例

4.8.1射頻前端版圖設計

4.8.2芯片版圖設計

第5章標簽芯片數(shù)字基帶電路設計

5.1概述

5.1.1設計指標

5.1.2制造工藝的容忍性

5.2數(shù)字基帶電路的系統(tǒng)架構設計

5.3解碼器、編碼器和CRC校驗模塊電路設計

5.3.1解碼器電路設計

5.3.2編碼器電路設計

5.3.3CRC校驗模塊電路設計

5.4輸入輸出預處理模塊電路設計

5.4.1輸入預處理模塊電路設計

5.4.2輸出預處理模塊電路設計

5.5狀態(tài)控制機電路設計

5.5.1協(xié)議指令分析

5.5.2狀態(tài)控制機內部處理電路設計

5.6防碰撞電路設計

5.6.1時槽計數(shù)器電路設計

5.6.2偽隨機數(shù)發(fā)生器電路設計

5.7系統(tǒng)時鐘電路和復位電路設計

5.7.1系統(tǒng)時鐘電路設計

5.7.2復位電路設計

5.8存儲器訪問控制設計

5.9低功耗優(yōu)化

5.10整體仿真

5.11版圖設計

5.11.1邏輯綜合與時序分析

5.11.2后端設計與物理驗證

5.11.3數(shù)字基帶電路功耗分析

5.12測試

5.12.1測試方案

5.12.2測試結果

第6章UHF RFID讀寫器架構和電路設計方法

6.1原理和架構

6.1.1現(xiàn)狀

6.1.2基本原理

6.1.3基本架構

6.2射頻前端方案

6.2.1分立RF器件方案

6.2.2通用RF芯片方案

6.2.3專用RFID芯片方案

6.3基帶電路設計方案

6.3.1通用方案

6.3.2一種MCU FPGA的基帶電路設計方法

6.3.3集成電路設計方案

6.3.4一種采用FPGA技術和�� ADC技術的讀寫器芯片
電路設計方法

6.4讀寫器系統(tǒng)控制模塊的構成方法

6.4.1采用ARM9系列的讀寫器

6.4.2采用8051及STM32F207單片機

6.4.3數(shù)字信號處理系統(tǒng)電路

6.4.4讀寫器SoC架構

6.5模塊間總線接口協(xié)議的選擇AXI

第7章UHF RFID射頻前端結構分析和設計發(fā)送部分

7.1發(fā)射機的基本結構

7.2發(fā)射機的性能指標

7.2.1輸出功率和效率

7.2.2互調系數(shù)

7.2.3相位噪聲

7.2.4通頻帶寬度

7.2.5頻譜純度

7.3上混頻器設計

7.4混頻器概述

7.4.1無源混頻器

7.4.2有源混頻器

7.5混頻器性能參數(shù)

7.5.1變換增益

7.5.2噪聲

7.5.3線性度

7.5.4隔離度

7.6本設計中的上混頻器

7.6.1電流注入技術

7.6.2上混頻器整體結構與分析

7.6.3電路仿真

7.7功率放大器設計

7.7.1線性功率放大器

7.7.2非線性功率放大器

7.8功率放大器性能參數(shù)

7.9功率放大器設計

7.9.1自偏置共源共柵結構

7.9.2功率放大器整體結構

7.9.3電路仿真

7.10射頻前端發(fā)射芯片電路設計

7.10.1射頻發(fā)射前端工作原理

7.10.2芯片結構

7.10.3電路仿真

7.11射頻芯片的版圖設計

7.11.1概述

7.11.2器件匹配

7.11.3布局和布線

7.11.4閂鎖效應

7.11.5耦合效應

7.11.6射頻發(fā)射前端芯片電路的版圖設計

第8章UHF RFID射頻前端結構分析和設計接收部分

8.1射頻前端接收部分

8.1.1UHF RFID系統(tǒng)信道分析

8.1.2UHF RFID讀寫器接收機系統(tǒng)指標

8.2接收機的基本結構

8.2.1超外差接收機結構

8.2.2零中頻接收機結構

8.3接收機的性能指標

8.3.1輸入匹配

8.3.2增益

8.3.3噪聲系數(shù)

8.3.4線性度

8.3.5靈敏度

8.4模塊技術指標

8.4.1環(huán)形器技術指標

8.4.2下變頻混頻器技術指標

8.4.3中頻直流放大器技術指標

8.4.4中頻低通濾波器技術指標

8.4.5自動增益控制器技術指標

8.4.6模數(shù)轉換器技術指標

8.4.7頻率綜合器技術指標

8.5低噪聲放大器的基本理論和結構

8.5.1基本結構

8.5.2性能指標

8.6下混頻器的基本理論

8.6.1基本結構

8.6.2性能指標

8.7放大器的高線性技術

8.7.1二階交調電流注入技術

8.7.2多柵晶體管技術

8.7.3后線性化技術

8.8低噪聲技術

8.8.1靜態(tài)電流注入技術

8.8.2動態(tài)電流注入技術

8.8.3源極電感調諧技術

8.9一種增益可控制的寬帶低噪聲放大器的設計

8.9.1概述

8.9.2電路的結構與性能分析

8.10一種高線性度低噪聲下混頻器的設計

8.10.1概述

8.10.2電路的結構與性能分析

8.10.3電路仿真結果分析

8.10.4接收機前端電路設計

第9章基帶發(fā)送鏈路關鍵模塊分析設計

9.1CRC

9.1.1CRC軟件設計電路

9.1.2CRC硬件設計電路

9.2發(fā)送鏈路編碼模塊

9.2.1TPP編碼器實現(xiàn)

9.2.2PIE編碼器實現(xiàn)

9.3脈沖整形

9.3.1升余弦滾降濾波器原理

9.3.2升余弦滾降濾波器設計

9.3.3濾波器電路實現(xiàn)

9.4希爾伯特濾波器

9.4.1SSB調制方式

9.4.2離散希爾伯特變換

9.4.3希爾伯特濾波器的電路設計

9.5頻率預搬移

9.5.1頻率預搬移的目的

9.5.2SSB基帶預搬移方案

9.5.3直接數(shù)字頻率合成器

9.5.4SSB頻率預搬移模塊的實現(xiàn)

9.5.5DDS電路實現(xiàn)

第10章基帶接收鏈路的關鍵模塊分析設計

10.1碼元同步和實現(xiàn)

10.2采樣

10.2.1降采樣波濾器

10.2.2降采樣濾波器組

10.2.3CIC濾波器

10.2.4多級CIC濾波器實現(xiàn)

10.2.5半帶濾波器

10.2.6半帶濾波器的實現(xiàn)

10.3FIR低通濾波器

10.4接收功率計算

10.4.1CORDIC算法介紹

10.4.2CORDIC算法的應用

10.4.3接收功率計算模塊實現(xiàn)

10.5碼元同步分析和設計

10.5.1碼元同步模塊分析

10.5.2碼元同步模塊設計

10.5.3碼元同步模塊仿真

10.6解碼器

10.6.1FM0解碼

10.6.2Miller解碼

10.7碰撞判定

10.8接收CRC校驗

第11章基帶自干擾信號抑制及LNA方案設計

11.1問題的提出

11.2自干擾信號產生機理和對接收性能的影響

11.2.1自干擾信號的產生

11.2.2自干擾信號對接收電路的影響

11.3基帶自干擾信號抑制技術設計

11.3.1聯(lián)合抑制方案設計

11.3.2基于自適應濾波器的基帶自干擾信號抑制方案設計

11.3.3自適應濾波器設計

11.4基帶自干擾抑制設計

11.4.1基帶自干擾信號模型

11.4.2等效基帶仿真

11.5讀寫器中的LNA方案設計

第12章UHF RFID讀寫器芯片中關鍵功能電路設計

12.1DAC基本工作原理

12.2DAC關鍵性能指標分析

12.3DAC典型案例分析

12.3.1電壓型數(shù)模轉換器

12.3.2電荷型數(shù)模轉換器

12.3.3電流型數(shù)模轉換器

12.3.4電流分段型數(shù)模轉換器

12.4低壓差線性穩(wěn)壓器的基本結構

12.4.1低壓差線性穩(wěn)壓器基本工作原理

12.4.2低壓差線性穩(wěn)壓器的性能參數(shù)

12.512位DAC建模與誤差分析

12.5.1DAC架構選擇

12.5.2DAC分段方式確定

12.5.3DAC理想模型與仿真

12.6DAC誤差建模分析

12.6.1梯度誤差

12.6.2電流源失配誤差

12.6.3輸出阻抗不理想造成的誤差

12.7DAC系統(tǒng)設計與實現(xiàn)

12.7.1DAC系統(tǒng)設計

12.7.2DAC關鍵數(shù)字模塊設計與仿真

12.7.3DAC關鍵模擬模塊設計與仿真

12.7.4DAC版圖設計

12.7.5DAC整體設計與仿真

第13章讀寫器軟件系統(tǒng)分析和設計

13.1概述

13.2需求分析

13.2.1面向讀寫器的需求分析

13.2.2面向上層軟件的需求分析

13.3上層軟件的構造和設計

13.3.1標簽控件的設計

13.3.2互鎖式組合框控件設計

13.4上層軟件架構和界面設計

13.4.1上層軟件架構

13.4.2上層軟件界面設計

13.5底層軟件的構造和設計

13.5.1底層軟件開發(fā)平臺

13.5.2C/OS�并蚝蚅inux操作系統(tǒng)

13.6底層軟件方案設計與實現(xiàn)

13.6.1底層軟件流程

13.6.2事件驅動設計

13.7協(xié)議處理模塊分析與設計

13.7.1協(xié)議的層次劃分

13.7.2物理層分析與設計

13.7.3標簽識別層分析與設計

13.8主程序和協(xié)議處理程序軟件設計

13.9相關軟件設計方法

13.9.1RTL設計方法

13.9.2通用分立器件平臺

13.9.3空中接口協(xié)議流程

13.10讀寫器協(xié)議工作流程和軟件結構

第14章防碰撞算法

14.1ISO/IEC 18000��6C協(xié)議防碰撞算法

14.1.1本設計提出的FIFA算法

14.1.2仿真結果分析

14.2GB/T 297682013防碰撞算法

14.2.1BBS算法的識別效率

14.2.2仿真分析

14.2.3BBS算法優(yōu)化

參考文獻