第 1章　計(jì)算機(jī)系統(tǒng)概論1
1.1　計(jì)算機(jī)發(fā)展歷程　1
1.1.1　國(guó)外計(jì)算機(jī)發(fā)展概況　1
1.1.2　摩爾定律　2
1.1.3　集成電路工藝發(fā)展概況　2
1.1.4　我國(guó)計(jì)算機(jī)發(fā)展概況　3
1.2　計(jì)算機(jī)系統(tǒng)的組成　4
1.2.1　計(jì)算機(jī)硬件系統(tǒng)　4
1.2.2　計(jì)算機(jī)軟件系統(tǒng)　7
1.3　計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)　8
1.3.1　系統(tǒng)層次結(jié)構(gòu)　8
1.3.2　各層之間的關(guān)系　10
1.3.3　軟件和硬件的邏輯功能等價(jià)性　10
1.4　計(jì)算機(jī)性能指標(biāo)和評(píng)價(jià)　10
1.4.1　基本性能指標(biāo)　10
1.4.2　與時(shí)間有關(guān)的性能指標(biāo)　11
1.4.3　CPU性能公式應(yīng)用　14
1.4.4　性能測(cè)試及其工具　15
1.5　課程學(xué)習(xí)的建議　16
習(xí)題1　17
實(shí)踐訓(xùn)練　18
第　2章 數(shù)據(jù)信息的表示　19
2.1　數(shù)據(jù)表示的作用　19
2.2　數(shù)值數(shù)據(jù)的表示　19
2.2.1　數(shù)的機(jī)器碼表示　19
2.2.2　定點(diǎn)數(shù)表示　25
2.2.3　浮點(diǎn)數(shù)表示　26
2.2.4　十進(jìn)制編碼*　31
2.2.5　計(jì)算機(jī)中的數(shù)據(jù)類(lèi)型　33
2.3　非數(shù)值數(shù)據(jù)的表示　40
2.3.1　字符表示　40
2.3.2　漢字編碼　40
2.4　數(shù)據(jù)信息的校驗(yàn)　42
2.4.1　碼距與校驗(yàn)　43
2.4.2　奇偶校驗(yàn)　44
2.4.3　海明校驗(yàn)　45
2.4.4　循環(huán)冗余校驗(yàn)　49
習(xí)題2　53
實(shí)踐訓(xùn)練　56
第3章　運(yùn)算方法與運(yùn)算器　57
3.1　計(jì)算機(jī)中的運(yùn)算　57
3.1.1　C語(yǔ)言中的位運(yùn)算　57
3.1.2　C語(yǔ)言中的邏輯運(yùn)算　57
3.1.3　C語(yǔ)言中的移位運(yùn)算　58
3.1.4　C語(yǔ)言中的算術(shù)運(yùn)算　59
3.2　定點(diǎn)加減法運(yùn)算　60
3.2.1　補(bǔ)碼加減法運(yùn)算方法　60
3.2.2　溢出及檢測(cè)　62
3.2.3　加減法的邏輯實(shí)現(xiàn)　64
3.3　定點(diǎn)乘法運(yùn)算　69
3.3.1　原碼一位乘法　69
3.3.2　補(bǔ)碼一位乘法　72
3.3.3　陣列乘法器　75
3.3.4　補(bǔ)碼陣列乘法器　76
3.3.5　乘法器性能優(yōu)化*　77
3.4　定點(diǎn)除法運(yùn)算　77
3.4.1　原碼一位除法　78
3.4.2　陣列除法器　81
3.5　浮點(diǎn)運(yùn)算　83
3.5.1　浮點(diǎn)加減法運(yùn)算　83
3.5.2　浮點(diǎn)乘法運(yùn)算　86
3.5.3　浮點(diǎn)除法運(yùn)算　86
3.6　運(yùn)算器　87
3.6.1　定點(diǎn)運(yùn)算器　87
3.6.2　浮點(diǎn)運(yùn)算器　91
習(xí)題3　92
實(shí)踐訓(xùn)練　94
第4章　存儲(chǔ)系統(tǒng)　95
4.1　存儲(chǔ)器概述　95
4.1.1　存儲(chǔ)器分類(lèi)　95
4.1.2　存儲(chǔ)器技術(shù)指標(biāo)　96
4.1.3　存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)　97
4.1.4　主存的基本結(jié)構(gòu)　97
4.1.5　主存中數(shù)據(jù)的存放　98
4.2　半導(dǎo)體存儲(chǔ)器　100
4.2.1　靜態(tài)MOS存儲(chǔ)器　100
4.2.2　動(dòng)態(tài)MOS存儲(chǔ)器　105
4.2.3　只讀存儲(chǔ)器　110
4.2.4　DRAM的發(fā)展*　112
4.3　主存的組織及與CPU的連接　116
4.3.1　存儲(chǔ)器與CPU的連接　116
4.3.2　存儲(chǔ)器的擴(kuò)展　116
4.4　并行主存系統(tǒng)　118
4.5　高速緩沖存儲(chǔ)器　121
4.5.1　cache工作原理　121
4.5.2　程序局部性　122
4.5.3　cache的基本概念　122
4.5.4　cache讀、寫(xiě)流程與關(guān)鍵技術(shù)　123
4.5.5　相聯(lián)存儲(chǔ)器　125
4.5.6　地址映射　126
4.5.7　替換算法　134
4.5.8　寫(xiě)入策略　136
4.5.9　cache應(yīng)用　137
4.6　虛擬存儲(chǔ)器　138
4.6.1　虛擬存儲(chǔ)器的工作原理　138
4.6.2　虛擬存儲(chǔ)器的地址映射與變換　139
4.6.3　頁(yè)式虛擬存儲(chǔ)器　139
習(xí)題4　147
實(shí)踐訓(xùn)練　152
第5章　指令系統(tǒng)　153
5.1　指令系統(tǒng)概述　153
5.2　指令格式　154
5.2.1　指令字長(zhǎng)度　154
5.2.2　指令地址碼　155
5.2.3　指令操作碼　156
5.3　尋址方式　157
5.3.1　指令尋址方式　157
5.3.2　操作數(shù)尋址方式　158
5.4　指令類(lèi)型　164
5.5　指令格式設(shè)計(jì)　166
5.6　CISC和RISC　167
5.6.1　復(fù)雜指令系統(tǒng)計(jì)算機(jī)　168
5.6.2　精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)　168
5.7　指令系統(tǒng)舉例　169
5.7.1　PDP-11指令系統(tǒng)　169
5.7.2　Intel x86指令系統(tǒng)*　170
5.7.3　MIPS指令系統(tǒng)　175
5.7.4　RISC-V指令系統(tǒng)*　178
習(xí)題5　182
實(shí)踐訓(xùn)練　185
第6章　中央處理器　186
6.1　中央處理器概述　186
6.1.1　中央處理器的功能　186
6.1.2　中央處理器的組成　186
6.2　指令周期　189
6.2.1　指令執(zhí)行的一般流程　189
6.2.2　指令周期的基本概念　189
6.2.3　寄存器傳送語(yǔ)言　191
6.3　數(shù)據(jù)通路及指令操作流程　191
6.3.1　數(shù)據(jù)通路模型與定時(shí)　192
6.3.2　單總線(xiàn)結(jié)構(gòu)的數(shù)據(jù)通路　193
6.3.3　專(zhuān)用通路結(jié)構(gòu)的數(shù)據(jù)通路　201
6.4　時(shí)序與控制　218
6.4.1　中央處理器的時(shí)序　218
6.4.2　控制方式　219
6.4.3　時(shí)序發(fā)生器　220
6.5　硬布線(xiàn)控制器　223
6.5.1　三級(jí)時(shí)序硬布線(xiàn)控制器　223
6.5.2　三級(jí)時(shí)序硬布線(xiàn)控制器設(shè)計(jì)　224
6.5.3　現(xiàn)代時(shí)序硬布線(xiàn)控制器　225
6.5.4　現(xiàn)代時(shí)序硬布線(xiàn)控制器設(shè)計(jì)　226
6.6　微程序控制器　229
6.6.1　微程序控制的基本概念　229
6.6.2　微程序控制器組成原理　231
6.6.3　微程序控制器設(shè)計(jì)　234
6.6.4　微指令及其編碼方法　239
6.7　異常與中斷處理　241
6.7.1　異常與中斷的基本概念　241
6.7.2　異常與中斷處理過(guò)程　242
6.7.3　支持中斷的CPU設(shè)計(jì)　243
習(xí)題6　247
實(shí)踐訓(xùn)練　253
第7章　指令流水線(xiàn)　254
7.1　流水線(xiàn)概述　254
7.1.1　流水線(xiàn)的基本概念　254
7.1.2　MIPS指令流水線(xiàn)　254
7.1.3　流水線(xiàn)的時(shí)空?qǐng)D表示　255
7.2　流水線(xiàn)數(shù)據(jù)通路　257
7.2.1　單周期數(shù)據(jù)通路流水改造　257
7.2.2　流水線(xiàn)中的控制信號(hào)及傳遞　259
7.2.3　指令在流水線(xiàn)中的執(zhí)行過(guò)程　260
7.3　流水線(xiàn)沖突與處理　263
7.3.1　流水線(xiàn)沖突　263
7.3.2　結(jié)構(gòu)沖突處理　265
7.3.3　控制沖突處理　265
7.3.4　插入氣泡解決數(shù)據(jù)沖突　267
7.3.5　使用重定向解決數(shù)據(jù)沖突　271
7.3.6　動(dòng)態(tài)分支預(yù)測(cè)技術(shù)*　275
7.3.7　流水線(xiàn)性能分析　279
7.4　流水線(xiàn)的異常與中斷　280
7.5　指令級(jí)并行技術(shù)　282
習(xí)題7　283
實(shí)踐訓(xùn)練　286
第8章　總線(xiàn)系統(tǒng)　287
8.1　總線(xiàn)概述　287
8.1.1　總線(xiàn)分類(lèi)　287
8.1.2　總線(xiàn)組成　289
8.1.3　總線(xiàn)標(biāo)準(zhǔn)　291
8.1.4　總線(xiàn)與三態(tài)門(mén)　291
8.1.5　總線(xiàn)性能指標(biāo)　293
8.2　總線(xiàn)傳輸機(jī)制　294
8.2.1　總線(xiàn)傳輸過(guò)程　294
8.2.2　總線(xiàn)的信息傳送　295
8.2.3　總線(xiàn)仲裁　298
8.2.4　總線(xiàn)定時(shí)　301
8.3　總線(xiàn)結(jié)構(gòu)　306
8.3.1　單總線(xiàn)結(jié)構(gòu)　306
8.3.2　雙總線(xiàn)結(jié)構(gòu)　307
8.3.3　三總線(xiàn)結(jié)構(gòu)　308
8.3.4　高性能總線(xiàn)結(jié)構(gòu)　309
8.4　常用總線(xiàn)　312
8.4.1　常用片內(nèi)總線(xiàn)　312
8.4.2　常用系統(tǒng)總線(xiàn)　313
8.4.3　常用I/O總線(xiàn)　315
8.4.4　常用外部總線(xiàn)　317
習(xí)題8　318
第9章　輸入輸出系統(tǒng)　321
9.1　輸入輸出設(shè)備與特性　321
9.2　I/O接口　322
9.2.1　I/O接口的功能　322
9.2.2　I/O接口的結(jié)構(gòu)　322
9.2.3　I/O接口的編址　323
9.2.4　I/O接口的軟件　325
9.2.5　I/O接口的分類(lèi)　326
9.3　數(shù)據(jù)傳輸控制方式　326
9.4　程序控制方式　327
9.4.1　簡(jiǎn)單設(shè)備程序查詢(xún)流程　328
9.4.2　復(fù)雜設(shè)備程序查詢(xún)流程　329
9.4.3　程序查詢(xún)特點(diǎn)　330
9.5　程序中斷控制方式　332
9.5.1　中斷的基本概念　333
9.5.2　中斷請(qǐng)求　337
9.5.3　中斷響應(yīng)　341
9.5.4　中斷識(shí)別　341
9.5.5　中斷處理　343
9.6　DMA方式　347
9.6.1　DMA的基本概念　347
9.6.2　內(nèi)存爭(zhēng)用問(wèn)題　347
9.6.3　DMA控制器　348
9.6.4　DMA傳輸流程　349
9.7　通道方式　351
9.7.1　通道的基本概念　351
9.7.2　通道的類(lèi)型　352
9.7.3　CPU對(duì)通道的控制　354
9.7.4　通道結(jié)構(gòu)的發(fā)展　354
9.8　常見(jiàn)I/O設(shè)備*　354
9.8.1　鍵盤(pán)　354
9.8.2　鼠標(biāo)　355
9.8.3　打印機(jī)　356
9.8.4　顯示器　358
9.8.5　硬盤(pán)存儲(chǔ)器　359
9.8.6　磁盤(pán)陣列　362
9.8.7　光盤(pán)存儲(chǔ)器　365
習(xí)題9　368
實(shí)踐訓(xùn)練　371
參考文獻(xiàn)　372