本書是根據(jù)微電子工藝實驗的基本教學(xué)要求編寫的，秉持“理論與實踐并重”的理念，在內(nèi)容安排上注重對學(xué)生實驗技能的培養(yǎng)。全書精心設(shè)計了12個實驗，包括1個工藝仿真基礎(chǔ)實驗、6個單步工藝實驗和5個成套工藝實驗。每個實驗均配有詳細(xì)的操作指導(dǎo)，還安排了啟發(fā)性思考題和拓展實驗內(nèi)容，便于開展分層教學(xué)，各校可根據(jù)自己的需求選做。本書可作

本書系統(tǒng)闡述硅后驗證和SoC調(diào)試中所面臨的關(guān)鍵挑戰(zhàn)、前沿技術(shù)與最新研究進(jìn)展，旨在顯著提升驗證效率并降低調(diào)試成本。本書匯集了硅后驗證和調(diào)試專家的研究成果：第1章概述SoC設(shè)計方法學(xué)，并強(qiáng)調(diào)硅后驗證和調(diào)試所面臨的挑戰(zhàn)；第2～6章描述設(shè)計調(diào)試架構(gòu)的有效技術(shù)，包括片上設(shè)備和信號選擇；第7～10章介紹生成測試和斷言的有效技術(shù)；第

本書為讀者提供了深入了解和掌握可制造性設(shè)計（DFM）和可靠性設(shè)計（DFR）所需的知識和技能。本書首先介紹了CMOSVLSI設(shè)計的趨勢，并簡要介紹了可制造性設(shè)計和可靠性設(shè)計的基本概念；其次介紹了半導(dǎo)體制造的各種工藝步驟，并探討了工藝與器件偏差以及分辨率增強(qiáng)技術(shù)；然后深入研究了半導(dǎo)體制造過程中的各種制造缺陷及其對電路的影響

本書從應(yīng)用需求和發(fā)展歷程出發(fā)，以多個名人典故為引導(dǎo)，介紹不同形式的可編程芯片，如CPU、DSP、GPU、NPU、SoC、FPGA、DSA等，通過這些具備編程能力的芯片及相關(guān)的開源項目，深入介紹不同類型芯片的架構(gòu)及編程方式。本書通過開源項目，深入介紹這些芯片的細(xì)節(jié)，通過芯片追求內(nèi)功的“可編程性”以及外功的“高性能”這條主

本書主要介紹集成電路設(shè)計與仿真，涵蓋晶體管級數(shù)字集成電路與模擬集成電路設(shè)計。內(nèi)容包括集成電路設(shè)計認(rèn)知、MOS晶體管認(rèn)知、CMOS反相器設(shè)計與仿真、靜態(tài)組合邏輯門設(shè)計與仿真、時序邏輯門設(shè)計與仿真、動態(tài)邏輯門設(shè)計與仿真、電流鏡設(shè)計與仿真、單管放大器設(shè)計與仿真、運(yùn)算放大器設(shè)計與仿真、電壓基準(zhǔn)源設(shè)計與仿真等。

本書是介紹芯片知識的科普圖書，全書通過圖文并茂的形式串聯(lián)起一個個主題故事，晦澀的芯片知識被徐徐道來，帶領(lǐng)讀者輕松了解“點(diǎn)沙成芯”的奧秘。全書共分為五個部分，首先介紹芯片的發(fā)展歷程，第二部分介紹集成電路的工作原理和分類，第三部分介紹半導(dǎo)體的材料和器件，第四部分介紹芯片的設(shè)計、制造和封裝測試，最后，對芯片的新進(jìn)展、新應(yīng)用及

本書從集成電路設(shè)計與工藝的基礎(chǔ)實驗出發(fā)，著重介紹了模擬和數(shù)字集成電路設(shè)計實驗，以及集成電路制造工藝和封裝技術(shù)，緊密關(guān)注集成電路的學(xué)術(shù)前沿，注重理論與工程實踐相結(jié)合。全書內(nèi)容包括：微電子器件實驗、模擬集成電路設(shè)計實驗、數(shù)字集成電路設(shè)計實驗、集成電路版圖設(shè)計實驗、集成電路制造工藝實驗、成電路封裝工藝實驗，以及集成電路綜合設(shè)

本書聚焦CMOS模擬集成電路版圖設(shè)計領(lǐng)域，從版圖的基本概念、設(shè)計方法和EDA工具入手，循序漸進(jìn)介紹了CMOS模擬集成電路版圖規(guī)劃、布局、設(shè)計到流片的全流程。詳盡介紹了目前主流使用的模擬集成電路版圖設(shè)計和驗證工具---CadenceIC6.1.7與SiemensEDACalibreDesignSolutions(Cali

本書以AltiumDesigner為基礎(chǔ),以基礎(chǔ)教學(xué)與實驗相結(jié)合的方式講解文件的操作、元件與封裝的繪制、原理圖的設(shè)計、PCB設(shè)計基礎(chǔ)、PCB設(shè)計進(jìn)階、電路仿真、信號完整性分析等幾個模塊,從易到難,由淺入深,循序漸進(jìn),并對幾乎每個操作命令進(jìn)行講解與演示,使讀者逐步掌握軟件的操作。進(jìn)階內(nèi)容也可為有一定基礎(chǔ)的讀者直接閱讀,避

本書主要介紹三維集成和封裝的制造技術(shù),主要內(nèi)容包括三維集成技術(shù)概述、深孔刻蝕技術(shù)、介質(zhì)層與擴(kuò)散阻擋層沉積技術(shù)、TSV銅電鍍技術(shù)、鍵合技術(shù)、化學(xué)機(jī)械拋光技術(shù)、工藝集成與集成策略、插入層技術(shù)、芯粒集成技術(shù)、TSV的電學(xué)與熱力學(xué)特性、三維集成的可制造性與可靠性、三維集成的應(yīng)用。